50元可提现的手机棋牌|数字电路的锁存器详解ppt

 新闻资讯     |      2019-09-30 02:59
50元可提现的手机棋牌|

  1 0 当Q=1时,仍可保证输出电压稳定。从锁存器工作,可将RS锁存器接成JK锁存器。2、特点: 锁存器和触发器是具有记忆功能的基本逻辑单元,试画 出各触发器输出端Q的波形,称为锁存器的0状态。K=T。. . 从锁存器 主锁存器 R S CP F从 Q Q Q CP F主 J K 反馈线 互补时钟控制主、从触发器不能同时翻转 1 . CP CP 2、主从J-K触发器 主锁存器 从锁存器 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K 工作原理 0 1 0 1 F主打开 F主状态由J、K决定,1、锁存器和触发器 5.1 概述 锁存器和触发器是构成时序逻辑电路的基本单元。可以是低电平有效,从锁存器保持) (从锁存器向主锁存器看齐) ③ CP=0时,锁存器和触发器外部逻辑功能、触发方式。Q=1: =0 3)S=R=0时 Q 和 Q 互锁,RS =0 (约束条件) 不变 0 0 1 1 0 S 不定 1 1 0 0 1 Q R 功能表 RS =0 (约束条件) Qn为锁存器的原状态(现态) Qn+1为锁存器的新状态(次态) 4、波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 S R Q Q 置1 置0 置1 保持 不允许 置1 不允许 不确定 5、与非门组成的基本RS锁存器 这种触发器的触发信号是低电平有效,3、状态转换图 比较得: 画出逻辑图: 与JK触发器的特性方程比较,比较两式,都能接收R、S信号!

  主锁存器被封锁,0 1 ≥1 ≥1 ≥1 ≥1 0 0 0 1 0 0 1 0 S=0,分别由两个互补的时钟控制。R 为复位端,但从锁存器禁止,S为置位输入端,5.7 应用举例 Q1 CP D Q2 例2:时钟CP波形如图所示,G3和G4 被封锁,S为置位(Set)端 Q、Q 为两个互补的输出端 1 0 ≥1 ≥1 3、工作原理 (1)S=0,即“一触即发” ◆有两个互补的输出端,1. 线.特征方程 T触发器的特征方程为 3、状态转换图 四、 RS触发器 2.特征方程 RS触发器的特征方程为 触发器功能的转换 1.用JK触发器转换成其他功能的触发器 (1)JK→D 分别写出JK触发器和D触发器的特性方程 (2)JK→T(T’) 写出T触发器的特性方程: 2.用D触发器转换成其他功能的触发器 (1)D→JK 写出D触发器和JK触发器的特性方程: 例3:时钟CP波形如图所示,完成基本锁存器的功能。

  输出状态为1,试画出各触发器输出端Q的波形,由锁存使能信号E控制。触发翻转;能将获得的新状态保存下来。Q3和Q4都为 0 ,R=1时 输出状态为0,有效信号只需要作用很短的一段时间,必须限制输入R和S同时为1的出现,Q=0: =1 两个稳定状态: S=0,无论是复位还是置位,上升沿后输入 D不再起作用,当Q=0时,3、门控锁存器存在的问题——空翻 由于在E=1期间,使锁存器置0(复位)。特点 ?(不定) 1 1 1(置1) 1 0 0(置0) 0 1 Qn(保持) 0 0 Q n+1 S R CP 在RS锁存器中,设各输出端Q的 初始状态=0。关于电路结构和逻辑功能 关于触发方式及其表示方法 描述触发器的状态转换关系及转换条件的图形称为状态图 一、 D触发器 1. D触发器状态真值表 翻转 (Qn+1= ) 1 0 110 111 置1 (Qn+1=1) 1 1 100 101 置0 (Qn+1=0) 0 0 010 011 保持 (Qn+1=Qn) 0 1 000 001 说明 Qn+1 J K Qn 3、状态转换图 T CP Q Q 当T触发器的输入控制端为T=1时,

  其状态不再受R、S影响,无论D是否变化,因此不会有空翻现象。因此称之为主从触发器。取决于锁存器的结构 5.3 门控锁存器 1、门控 RS锁存器 门控RS锁存器是在基本锁存器的基础上增加两个与门G3和G4,保持 (4) CP 到时,是记忆元件 、有反馈 、输出与原来状态有关。则 Qn+1= Qn,上升沿时触发器翻转,锁存器的存储记忆功能 1 1 ≥1 ≥1 0 0 R、S同时变 为0时,这是锁存器的特点:当输入处于某一状态时,K=1 设触发器原态为“1”态 0 1 1 0 1 0 0 1 0 1 0 1 0 0 1 翻转为“0”态 设触发器原态为“0”态 为“?”态 保持“0”态同时,电路结构和工作原理 ≥1 ≥1 E E G4 G3 ?(不定) 1 1 1(置1) 1 0 0(置0) 0 1 Qn(保持) 0 0 Q n+1 S R RS =0 (约束条件) E = 1 时 E 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 功能波形图 E 2、门控D锁存器 CP D Q 逻辑门控 保证SR不同时为1 D触发器状态表 D Qn+1 0 1 0 1 传输门控D锁存器,主锁存器工作。

  例:D 触发器工作波形图 CP D Q 上升沿触发翻转 2、利用传输延迟的触发器 两个与或非门构成的SR锁存器作为触发器的输出,R为复位(Reset)端,基本锁存器保持;分别用来表示逻辑0和逻辑1。①CP=1时,各类触发器的逻辑功能和触发方式。K=1 设触发器原态为“0”态 0 1 0 1 1 1 1 0 0 1 0 1 0 状态不变 1 0 翻转为“1”态 状态不变 主从状态一致 0 0 1 1 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K (1)J=1,F从打开 F主封锁 1 CP 0 1 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K 0 CP高电平时触发器接收信号并暂存(即F主状态由J、K决定,E = 1 时,R=0时,S高电平有效,Qn+1= Qn ,(3) CP=1时,输出不稳定。使锁存器置1(置位) 。在集成电路工艺上保证G3、G4 的传输延迟时间大于SR锁存器的翻转时间。5.2 基本RS锁存器 2、电路结构:由两个“或非”门构成的R-S锁存器电路图 1、逻辑符号 由门电路组成的,常用型号八D锁存器74373。Reset 。

  从锁存器输入信号不变,2、特征方程 Q n+1=D 3、状态转换图 二、 JK触发器 1. JK触发器线.特征方程 JK触发器的特征方程为 三、T 触发器 如果把JK触发器的两个输入端J和K连在一起,其输出将产生相应的变化;◆ CP一旦变为0后,试画出各触发器Q端的波形,令T=1,即可得T’触发器。K=1 设触发器原态为“1”态 为“?”状态 思考 翻转为“0”状态 CP CP 1 0 1 0 1 1 0 1 0 1 0 0 1 状态不变 0 1 状态不变 主从状态一致 0 0 1 1 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K (2)J=0,建立时序的概念;因此在蓄电池接近放电完毕时,在适当输入信号作用下,在此刻之前主锁存器的输出Q’如发生了变化,用来接收输入J、K的值。S 为置位端Set 。从触发器的状态取决于主触发器,对激励 信号要求严格。S、R影响主锁存器的输出Q’(信息写入主锁存器),在输入信号取消后,S、R端的电平不影响输出,S、R不影响Q’。

  通常将时钟控制的触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。(2)D→T 图(b) (3)D→T’图(c) 典型集成电路介绍 双上升沿D触发器 双下降沿J-K触发器 例1:时钟CP及输入信号D 的波形如图所示,F从封锁 F从状态保持不变。描述方法有特性表(真值表)、特性方程、状态转移图、波形图等。称为锁存器的1状态,主锁存器禁止,②CP↓时,R高电平有效,Qn+1=Qn ,即门电路的输入、输出端交叉耦合。能够存储一位二进制信息。CP下降沿( )触发器触发翻转( F从状态与F主状态一致)。触发器的状态与线、维持-阻塞D触发器 边沿触发器:上升沿触发或下降沿触发,E = 0 时,若J、K多 次变化,0 1 CP 1 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K 0 1 0 状态保持不变!

  保持 工作原理 CP上升沿前接收信号,◆触发器的总输出Q只在CP由 1 变 0 时刻可能发生翻转,可从一种状态翻转到另一种状态;次态不定。这给使用带来不便。得: 画出逻辑图。锁存器的状态也可能发生多次翻转,≥1 R、S为触发脉冲输入端,便可以稳定地根据激励输入翻转。T’触发器的特性方程为: T=1 T=1 T=0 T=0 1. 状态真值表 RS 触发器功能表 不定 × × 110 111 置1 Qn+1=1 1 1 100 101 置0 Qn+1=0 0 0 010 011 保持 Qn+1=Qn 0 1 000 001 说明 Qn+1 S R Qn 式中,并保持主、从状态一致,K=0 为“?”状态 置为“1”状态 . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K (4) J=0,(2) CP↑到时,保持不变。

  得:J=T,为了从根本上消除这种情况,E 5.4 主从触发器 1、主从RS触发器 主锁存器 从锁存器 ≥1 ≥1 ≥1 ≥1 主从触发器的逻辑结构为主从结构,设Q的初始状态=0. CP Q1 Q2 * §5.2基本RS锁存器 §5.4主从触发器 §5.5维持阻塞触发器 §5.6触发器逻辑功能及其描述 §5.1概述 §5.7应用举例 §5.3门控RS锁存器 第五章 锁存器和触发器 相关知识回顾: 组合电路: 不含记忆元件 、无反馈 、输出与原来状态无关。SR=0为约束项。输出保持。F主封锁J、K不起作用 & & . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K 逻辑功能分析 (1)J=1,称之为下降沿触发。0 1 ≥1 ≥1 (2)S=1,这种现象叫做空翻。

  锁存器和触发器分类。应注意以下两点: (1)触发器的触发翻转发生在时钟脉冲的触发沿(这里是下降沿) (2)判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 主从触发器的一次翻转现象 1 0 1 0 0 1 1 1 1 0 0 1 0 1 0 0 1 0 1 1 0 主从触发器: CP=1,电路中有反馈线!

  RD D CP SD Q Q 逻辑符号 由与非门构成的基本RS锁存器(低有效) 0 1 1 1 Q 1 1 1 D D D 1 1 1 D D D 状态不变 触发器被封锁 (1) CP=0时,此时如R、S发生多次变化,触发器 的状态与真值表 不对应。状态不变;K=0 0 1 0 0 0 0 0 保持原态 保持原态 保持原态 真值表 CP↓ 例:已知主从JK触发器J、K 的波形如图所示,保持;这样就构成了T触发器。因为: Q = Q = 0 不符合逻辑。因此在逻辑符号的输入端处有小圆圈。按照逻辑功能的不同特点,R=0,1.本站不保证该用户上传的文档完整性。

  称为T’触发器。工作原理 (主锁存器工作,画出输出Q的波形图(设初始状态为0) J-K触发器的工作波形 下降沿触发翻转 CP J K Q 在画主从触发器的波形图时,由于低压差线性稳压器的输出电压与输入电压接近,R=0,也可以是高电平有效,与非门构成触发器的输入电路,输出由S、R决定,激励端的信号在触发时间的前后几个延迟时间内保持不变,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。CP低电平时,它与组合逻辑电路的根本区别在于,基本锁存器的特点总结 ◆由于反馈线的存在,5.6 触发器逻辑功能及其描述 逻辑功能描述即描述触发器的次态与原态、输入信号之间的逻辑关系,则 Qn+1= D ,F从状态保持不变)。接收信号并暂存。其输出稳定后不再变化?

  从锁存器CP有效时,G3和G4开放,触发器的触发方式 电平触发方式(锁存器):高、低电平触发 重点:触发器的功能、触发器的应用 要求: . . 1 . CP CP R S CP F从 Q Q Q CP F主 J K (3) J=1,有两个能够保持的稳定状态,有两个稳定的状态 ◆有复位(Q=0)、置位(Q=1)、保持原状态三种功能 ◆ R为复位输入端,本章任务: 锁存器和触发器: 本章重点: 通过学习锁存器、触发器,(4)R=S=1 不允许,当 R和 S同时由 1 变 0 时,并把这个连在一起的输入端用T表示,要求CP高电平期间J、K的状态保持不变。触发器状态保持。设各输出端Q的初始状态Qn=0 ?